BEST AVAILABLE COPY

(19)日本国特許庁 (JP)

(12) 公表特許公報(A)

(11)特許出願公表番号

特表平7-504782

第7部門第2区分


(43)公表日 平成7年(1995)5月25日

(51) Int.Cl. ^e H 0 1 L 27/00	識別記号 庁内整理番号	FI
	. 3 O 1 B 8418-4M	
G 0 2 F 1/136	5 0 0 9224 – 2K	
HO1L 27/12 29/786	B 9056 – 4M	
	9056 — 4 M	H01L 29/78 311 A 審査請求 未請求 予備審査請求 有 (全 23 頁)
(21)出願番号	特願平5-514320	(71)出願人 コピン・コーポレーション
(86) (22)出願日	平成5年(1993)2月12日	アメリカ合衆国マサチユセツツ州02780ト
(85) 翻訳文提出日	平成6年(1994)8月10日	ーントン・マイルズスタンディッシュイン
(86)国際出願番号	PCT/US93/01322	ダストリアルバーク・マイルズスタンデイ
(87)国際公開番号	WO 9 3 / 1 6 4 9 1	ツシユブールバード695
(87)国際公開日	平成5年(1993)8月19日	(72)発明者 スピツツアー, マーク・ピー
(31)優先権主張番号	834, 849	アメリカ合衆国マサチユセツツ州02067シ
(32) 優先日	1992年 2 月13日	ヤロン・ミンクトラップレイン5
(33)優先権主張国	米国 (US)	(72)発明者 ジャコブセン, ジェフリー
(31)優先権主張番号	874.588	アメリカ合衆国カリフオルニア州95023ホ
(32) 優先日	1992年4月24日	リスター・テピストレイル501
(33)優先概主張国	米国(US)	(74)代理人 弁理士 小田島 平吉
•		最終頁に続く

(54) 【発明の名称】 高密度電子回路モジュール

(57)【要約】

発明は、従来のマルチチップモジュールを使用して獲得されるよりも、高密度かつ複雑性の集積電子回路構成を生み出すデバイス処理、実装及び相互連結に関する。 プロセスは、転写され、相互連結され、がつ実装されるシリコン薄膜の回路タイルを使用する、共通モジュール 基板における複雑な多機能回路構成の形成を含む。極めて高密度かつ複雑性と両立する集積転写/相互連結プロセスを使用する回路モジュールは、完全ガラスペースを使用する回路モジュールは、完全ガラスペースを確える大面積アクティブマトリックスディスプレイを設ける。ディスプレイ、マイクロプロセッサー及びメモリデバイス、光入力及び出力を具える通信回路等、他の応用も考えられる。



- 1. 3次元回路モジュールを作がする方法において、
- キャリヤ族板において第1回路暦を形成する段階と、

仮張版において第2回路層を形成する段階と、

町1回路原へ第2回路層を転写する段階であり、第1及び第2回路線は 中間層によって分離される段階と、

中間層を消して第1及び第2回路層を相互迷結する段階とを含む方法。

2. 転写の段階が、

接着層を抑2回路層上に形成することと、

第2回路層を第1回路層と接着層の上に転写することとを含む請求の範囲1に記載の方法。

- 3. 佐写の段階が、
- 第1接着間を第2回路層の上に形成することと、
- 第2回路層を上層に転写することと、
- 第2接着魔を第2回路層の下に形成することと、
- 第2回路層を第1回路層に転写することと、

中間層を形成するために第2換智層を設置させることとを含む領求の範囲1に記載の方法。

- 4、相互連結の段階が、
- 第1及び第2回路層の間にブァイアを形成することと、
- 第1及び第2回路履をブァイアを通して結合することとを含む前次の範囲1に記載の方法。
- 5. 結合の段階が、郷地性材料でブァイアを充填することを含む値次の範囲 4 に記載の方法。

ール。

- 18. 和互連結節が維充体を具備する請求の範囲10に記載の回路モジュール。
- 19. インターコネクタが、光学的カプリングを異額する額次の短期 10に記載の回路モジュール。
- 20. 相互連結節が電磁気カブリングを具備する節求の範囲10に記載の回路モジュール。

- 6. 結合の段階が、ブァイアを通して光学的リンクを形成することを 会お請求の範囲4に記載の方法。
- 7. 枯合の段階が、ブァイアを通して町坦界リンクを形成することを 含む筑水の範囲4に記載の方法。
- 8. 中間層が、熱導体を具質し、方法が、さらに、中間層をヒートシンクに和互連結する段階を含む雄求の範囲1に記載の方法。
- 9. 中間層が、弾電体を具積し、方法が、さらに、中間層を電気接換 に相互連結する段階を含む額次の範囲」に記載の方法。
- *10. 複数の薄膜半導体回路展と、

回路層の間に位置付けた中間層と、

中間層を通した第1回路層と第2回路層の間の相互連結郎とを具備する 3次元回路モジュール。

- 11. 半導体がシリコンである幼珠の範囲10に記載の回路モジュール
- 12. 半導体が皿-V級化合物である請求の範囲10に記載の回路モジュール。
- 13. 半等体がダイヤモンドである前次の範囲10に記載の回路モジュール
- 14、中間層が熱弾体を真備する請求の範囲に記載の回路モジュール。
- 15. 熱寒体がエポキシ供脳である額次の範囲14に配敵の回路モジュ ール。
- 16. 熱導体に結合されたヒートシンクをさらに具備する頂攻の範囲 14に記載の回路モジュール。
- 17. 中間層が導電層を具備する調水の範囲10に記載の回路モジュ

明 細

高密度電子回路モジュール

発明の背景

ラップトップコンピュータの加く新ポータブル電子製品の開発は、現在、大きな世界的関心車である。そのような製品の多様な構成要素系 (ノモリ、ディスプレイ、等)の小形化は、必要な回路ができる取り小さな容額で実装されることを必要とする。小容額の実装回路はまた、寄生容量を低減し、回路間の個分伝散時間を改良する。この必要条件への一つの接近方法は、単一ウェハーから作られる回路から必要機能のすべてを獲得するために、無限度を増大させるものである。不幸にも、全ウェハー回路構成を作成する努力は、大きな回路サイズのために、不許容な労留まり損失にあった。アクティブマトリックスディスプレイの特定領域において、類似の問題は、256Kビクセルレベル以上のディスプレイサイズの並扱を試行することになった。

アクティブマトリックス(AM)ディスプレイは、一般に、各放品又は電界発光ピクセル領域と共存する高級トランジスタ(TFT)によって充電されたピクセル電低から発出する電界によって「オン」と「オフ」に切り換えられる放品又は電界発光材料の平パネルから成る。これらの、AMディスプレイは、随低設定(CRT)技術に取って代わり、高精切テレビジョン画像又はデータディスプレイを設けることを期待される。TFTを使用する、アクティブマトリックス接近方法の主な利点は、ピクセル間のクロストークの除去と、TFT互換放品ディスプレイ(LCD)で途せられるほれたグレースケールである。

してDを使用する中パネルディスプレイは、一般に、5つの別以る層を含む。すなわち、白色光線層と、TFTかピクセルを形成するために配列された回路パネルの一方の側に取り付けた第1回光フィルター層と、少なくとも3つの原色をピクセルに配図してなるフィルタープレート層と、最後に第2回光フィルクー層である。回路パネルとフィルクープレートの間ので類は、無面材料で充壌される。この材料は、週間な電界がそれに印加された時、それを通過する光の四光を回転させる。こうして、ディスプレイの特定ピクセル電板が開送TFTによって充電される時、被品材料は、材料を通過される四光を、第2回光フィルターを通過し観察者によって可復になる如く、回転させる。

平パネルディスプレイのために必要な大領域でのTFT形成への主な 接近方法は、大領域光だ電力数子のために以前開発されたアモルファス シリコンの級の使用に係わった。TFT接近方法は実行可能であること が立証されたが、アモルファスシリコンの使用は、パネル性能の扱つか の見地を妥協する。囲えば、アモルファスシリコンのTFTは、アモル ファス材料に固有な低電子移動度により、大領域ディスプレイに対して 必要とされる周波数比否に欠ける。こうして、アモルファスシリコンの 使用は、表示速度を斜限し、そしてまた、ディスプレイを駆動するため に必要とされた高速論理のために不適切である。

・アモルファスシリコンの制限のために、多括品シリコン又はレーザー , 再結晶化シリコンの切く、他の代替的な材料が、考察されている。これ らの材料の約0. 4ミクロンよりも小さな海頂は、一般に後の回路処理 を低温度に制限するガラス上に通常形成される。

大形アクティブマトリックスディスプレイの形成は、大領域単結晶S

において達成される。単一転なプロセスにおいて、所知のS.i 回路構成が、常級Si 及板において形成される。Si 回路がグイスに切られる。すなわち、一つ以上の回路を含むダイス又はタイルに分割される。それから、ダイス又はタイルは、張られる、すなわち、共通モジュール本体に駆次に登録され、モジュール本体に耐次に付替される。すべてのダイス又はタイルがモジュール本体に付着された後、すべてのSi 及返は、一プロセスにおいて除去され、回路は和互連結される。代替的に、Si 基板は、より正確な位置合わせが必要とされるならば、顧次に除去され

好ましい実施整様において、共通モジュールは、発明により作製されたアクティブマトリックス(AM)してロパネルを形成する。AMして Dのための国情パネルは、国情が形成された多重x - S i 及び/又はA - S i 又はポリS i 所製タイルを共通モジュール残扱又は上層に転写することにより形成され、この場合、含タイルは、一つ以上のウェハーからユニットとして獲得される。転写中、タイルは、相互に関して登録される。それから、国路は、必要に応じて相互連結される。登録は、公知 i 材料の利用不可によって財客される。こうして、従来の技近方法は、 商取アモルファス(A - S i) 又は多格品 S i (ポリS i) ウェハーを 使用するものである。非常に多数の概動回路及びA - S i 又はポリS i に固有な質数材料欠陥に関連した必要数の奇成トランジスタ (TFT) は、全ディスプレイがユニットとして作製される時、不許なな少額まり 及び品質問題につなかる。

このため、小形高品質知品又は回路を完全な大領域商品買復合デバイスに組み立てることができるモジュラー接近方法において、アクティブマトリックス、メモリ及び他のデバイスを含む、紅成高化度電子回路を個類性良く形成する比較的安盛な方法の必要性が存在する。

発明の契約

本発明は、Si角板において形成された回路の所域又はクイルを除去するためのシリコン湾取転なプロセスを使用し、除去されたタイルを共適モジュール本体に転写し、配匠し、付替することにより、延板又は上層の如く非過モジュール本体において複合配成多級能回路を作製するための方法及びその数度を具備する。領域又はタイルの除去は、以後、一般に「ダイシング」と呼ばれる。転写、配面及び付着のプロセスは、一般に「ダイリング」と呼ばれる。

取は、所質の回路パラノータにより、A-Si、ポリSi又はx-Siから形成される。それから、一回路の要素は、従来の光学的リゾグラフィーパターン化路取メタライゼーション技術によって別の回路の要素に和互連結される。 底接レーザー す込み又は消去は、相互連結の修復又は修正のために使用される。

転写は、2つの方法、すなわち、単一転写又は二重転写。のいずれか

のX-Y微小位置決め装置によって達成される。付着力と平面化は、回路構成を形成する際に残された空隙を満たす透光性接着剤を使用して達成される。 器板線のトリミングは、モジュール本体における過正な位置合わせのために必要とされる正確な回路寸法を獲得するために要求される。

19 1 to 12 19 19 19

本苑明による、拝ましい作製プロセスは、いろいろな3D回路及びデバイスを设けるためにシリコン版の単一及び二値転写と造版の裏面処理を具備する。一つの好ましい実施が様において、3D二点ゲートMOSFETだバイスが作製される。まず、ドレイン、ソース及びゲート領域を育する標準MOSFETは、適切な技術により、SOI標道のシリコン房において形成される。次に、MOSFETは、東面処理のために上層に単一に写される。依は、MOSFETは、東面処理のために上層に単一に写される。 他縁層の領域は、シリコン層の裏面領域を確出するために除去される。それから、第2ゲートは、第1ゲートと反対側のシリコン層の裏面領域に保接して形成される。 帰居性接点が、第2ゲートに義君され、これにより、3D二重ゲートMOSFETを設ける。

本発明の別の製施原格において、3D二近ゲートMOSFETインパータは、そのnテナネルMOSFETとそのpチャネルMOSFETが

間一本はを共存し、それぞれのチャネルは共存本はの対向側において配 設される如く作句される。このインパータを作みする際に、シリコンな は、花板における地は溜上に形成される。シリコンがアイランドにパタ ーン化された後、一連のドーピング段階が、第1ドレイン、第1ソース 及びテナネル領域(共存本体領域の部分)を有する第1MOSFETを 生成するために、シリコンにおいて行われる。第1ドレイン、第1ソー ス及びチャネル領域は、シリコンを遜った平面において第1輪に沿って だはされる。別の一連のドーピング段路は、第1倍に乗収な第2位に沿っ て尼設された、第2ドレイン、第2ソースとチャネル領域を育する第2 MOSFETを生成するために、シリコンにおいて続いて行われる。そ れから、東1ゲートは、シリコンの平面の一方の側において形成され、 そして接点が、1117-ス、411ドレイン、第1ゲート、第2ソースと **卯2ドレインに装着される。シリコンは、上層に貼着され、そして基板** は、裏面処理のために除去される。従って、絶縁層の領域は、シリコン アイランドの裏面領域を露出するために除去され、そして第2ゲートが 形成される。第2ゲートは、チャネル領域上の第1ゲートとしてシリコ ンアイランドの平面の反対側に位置付けられる。それから、接点が、斑 2ゲートに抜きされ、モレて2つのゲートは、電気的に連結される。

別の実施感情において、別の3D二重ゲートMOSFETインパータ は、一対の形直スタックMOSFETから形成される。作製シーケンス は、第1基板上の第1シリコン層において第1MOSFETデバイスを 形成し、第2基板上の第2シリコン層において第2MOSFETデバイ スを形成することを含む。第1MOSFETデバイスは、上層に転写さ れ、モレて第2MOSFETデバイスは、透光性及板に転写される。次

本発明によるスタック3D回路モジュールは、スタック回路層に介在 された伝熱層を具備し、伝熱層が降線層として作製された外部ヒートシ ンクへの熱伝達を高める。伝熱層は、斑膜ダイアモンド、炭化ケイ紫、 登化アルミニウム、アルミナ、ジルコニウム、セラミック材料又は酸化 バリウムから成る。

関南の簡単が説明

町1図は、アクティブマトリックス液品ディスプレイ(AMLCD) の形式における高密度回路モジュールの斜視図である。

「京門、第2A図はご2つの6インデラスパーがイ×8インテAMLCDのた …… めのタイルを形成するために使用される方法を示す略図である。

and and and an analysis and 2 A 図のタイルを示す。

> 第3回は、第1回のAMLCDのためのドライバーシステムを示す回 路凶である。

> 第4A~4L図は、第1図のAMLCDのための回路パネルの部分の 作製を示す好ましいプロセス放れ順序図である。

> 第5 A図と第5 B図は、AMLCDの部分の断面質略プロセス図であ

第6図は、月結品化のために使用されたシステムの呼ましい実施態様 を斜視図で示す。

取7A~7Ď図は、ガラス上層へのシリコンオンオキシド(SOI) 構造の転写及び貼着と基板の除去を示すプロセス流れ版序図である。

取8A図と第8B図は、GeSi合企が中間エッチストップ暦として 使用される代替的転写プロセスを示すプロセス流れ順序図である。

に、乳1シリコン崩は、2つのMOSFETデパイスが発氓に位置合わ せされる如く、丸2シリコン屋に積み近ねられる。それから、MOSF ETは、3Dインパータ回路を設けるために電気的に相互連接される。

さらに別の実施感はにおいて、整直パイポーラトランジスタが、熱明 の原理により作製される。作製プロセスは、基板における原理層上にシ リコン屋を設けることから始まる。次に、一連のドーピング段階が、コ レクタ領域、エミッタ領域とベース領域を生成するために行われる。そ れから、緋竜性接点が、コレクタ、エミッタとペースに対して形成され る。横道は、共面処理のために上層に単一転写される。そのために、絶 は層の領域が、シリコン暦の裏面領域を叙出するために除去される。企 鳳磨が、シリコンの貧出裏面上に塗布され、境結される。

作製された典権回路と他の材料がまた、発明により、3D回路モジュ ールにほみ重ねられる。回路は、I-Ⅵ、Ⅱ-Ⅵ又はⅢ-V化合物又は グイアモンド斉奴で作製される。加えて、3D回路モジュールは、独み 政わ暦又は種々の材料を具備する。

本発明の好まじい実施態様により、3Dモジュールにおけるいろいろ な回路層が相互連結される。回路層は、弾電性材料又は無接点カプリン グにより相互連結される。3.D回路モジュールにおいて、相互に付着さ れた回路層は、介在された策段エポキシ層である。相互連結は、ブァイ アを形成し、それから、ブァイアに領収メクライゼーション層を堆積す るためにパターン化層を形成する。代替的な好ましい電胀がほにおいて、 回路層は、光カプラーによって相互連結される。さらに別の仔ましい実 施想様において、回路層は、容量性又は誘導性カブリング要素によって 格合される。

. 第9A図と第9B図は、圧力センサー又はそのようなセンサーのアレ イを形成するために使用された別の路路タイル開業及び転写プロセスを 示すプロセス流れ順序図である。

第10A図と第10B図は、第9A図と第9B図のプロセスの代替プ . . . ロセスを示す。

第11A~11D図は、3次元回路の形成において使用された回路転 写段階を示すプロセス流れ順序図である。

第12A図と第12B図は、それぞれ、接着剤によって包囲されガラ 「スズ板において位位付けられたMOSFET回路と、空気によって包囲」、ハー・・・・ されガラス芸板において位便付けられたMOSFET回路の駆動車流と

第13A図と第13B図は、層状デバイス間の電気相互連結の形成を 示すプロセス旗れ順序図である。

第1.4 凶は、層状デバイス間の非所望の電気干渉を最小化するための - 層状構造において位置付けられた遮蔽層を示す。

坊15A~15G図は、3D二単ゲートMOSFETデパイスの作製 を示すプロセス流れ瓶序図である。

第16A~16J図は、3D二重ゲートインパータの作製を示すプロ ・・セス流れ意序図である。

第17A~17D図は、3Dスタックインパータの作製を示すプロセ

羽18A~18H図は、<u>扱</u>政パイポーラトランジスタの作製を示すブ ロセス流れ順序図である。

第19A~19D図は、四一V目間アレイの作製を示す。

外20回は、関連シリコン様子回路構成を具えるシリコン基板におい て収え付け又は彼み重ねたXYアドレス指定可能なLEDアレイの平面 切である。

第21以は、発明の赤外対可視光コンバータの裏振動機の時期面図で

第22回は、3位XYアドレス指定可能なLEDアレイのピクセルの **断面図である。**

期23回は、取22回のアレイの平面図である。

第24A~24C図は、3D回路スタックを相互連結する好ましい実 旅館様を示す。

郊25A~25C図は、熱処理された3Dスタックの仔ましい実施想 ほを示す。 発明の詳細な説明

1、タイル化アクティブマトリックス液晶ディスプレイ

共通モジュール基板において収合経成多機能向路機成を作りするため の発明の好ましい実施処様が、第1図に示された如く、AMLCDの文 豚において示される。AMLCDの基本構成要素は、平蛍光灯又は白魚 、毎灯、あるいは白色、赤色、青色及び緑色蛍光体を育するELランプの 如く光顯10、剪1旬光フィルター12、回路パネル14、オプション のフィルタープレート16、及び第2扇光フィルター17を具備し、こ れらは腐状構造を形成する。注意:フィルタープレート16は、白黒ディ スプレイに対して、又は赤色、緑色及び背色が遮切なピクセルにおける ランプによって設けられる場合に必要とされない。ツイス上ネマティッ クの如く液晶材料23が、回路パネル14とフィルタープレート16の 間に配設される。

Phパネル14の基板13において形成される。各ピクセル22は、X値 においてそれぞれの駆動回路18A又はB、そしてY軸において20A , 又はBから電圧作動される。 X及びY駆動回路は、斜卸論理回路40A と3からの信号によって制御される。各ピクセル19は、ピクセルとカ ラーフィルタープレート16の英側において形成した対向電極(不図示) の間に配設した液晶材料23において世界を生成する。...

ピクセル22によって形成した電界は、液晶材料を透過される光の個 光の回転を生じさせ、その結果、隣接カラーフィルター要素が照明され 4年公園のは、1000年、1000年、1000年になる記プイルタープレード的ステルを行6.0.が表記プネルタデはいができ、リングはご程序する段階とご程序されたタイルを登録する段階とご理像は1000年に , 貴色24、緑色31、赤色27と白色29の如く、4つのフィルター製 来のグループに配置される。つ アルター要素に付別したビクセルは、モ · ***** のピクセルグループに対する任意の所望のカラーを設けるために選択的 こに作動される。

> アレイピクセル22を制御するために使用される一般掲動及び論理回 防が、第3図に示される。駆動回路18人は、制御論理回路40人から 人りは号を受信し、そして批互連結算53を通して論理回路40人によっ て選択された列の一つにおけるTFT51に信号を送信する。論理制御 回路40人によって糾弾されたYW助回路20人は、列バス53に垂直 な行バス59を付勢し、返択行におけるTFT51の名ゲートGに電抵 パルスを印加する。TFTがゲート及びソース電極の両方において毎圧 パルスを有する時、花版が、個々のトランジスタ51を通って流れ、そ れぞれのピクセル22においてコンデンサ56を充電する。コンデンサ 56は、ピクセルアレイ25の次の走査まで放品材料(19で報略的に 図示)に開接したピクセル電視において電荷を持続させる。注意:発明

回路パネル14は、斜四温度回路40Aと408と場形回路18Aと 188、20Aと20B、及びアレイ回路25Aと25日を具備する彼 社の共通多機能回路が転写される、例えば、ガラスから形成した透明共 通モジュール本体13から成る。行ましくは、高速動作を必要とする**論** 理及び駆動回路は、x-Siのタイルにおいて形成される。アレイ回路 は、合成TFTにおける深れの低下と、このため、グレースケールの改 良を達成するために、A-SI材料又はポリSiにおいて、好ましくは、 xーSiにおいて形成される。高速はまた、xーSiにおいて達成され る。4×8インチアクティブマトリックスしCDアシイは、第2A図に 示された如く、2つの標準6インチ寸注SiウェハーW1とW2から形 成される。アレイ回路25Aは、ウェハーW1において形成され、そし て1インチ対4インチタイルT人が、ウェハーWlから基板14に転写 される。注意:転写は、以下に詳細に記載される如く、単一又は二重転 写プロセスのいずれかを使用して連成される。各タイルは、ミクロンス ケールの精度が可能な吸小位置決め装置とマニピューレータを使用して、 別のタイルに対して登録される。同様に、タイルTBは、茲板又は共通 モジュール本体13(第2B図参照)においてアレイ25Bを形成する ために、ウェハーW2から転写される。

16型回路40A、40Bと短助回路18A、18B、20A、20B は、他の適切な装板(不図示)において形成され、共通装板13に同様 にして転写され、第1図に示された如く、アレイ25A、25Bに対向 して登録される。それから、導電連結部50が、駆動回路と個別ピクセ ル22と論理制御回路40A、40Bの間に作成される。このようにし て、ピクセル22の1280対1280アドレス指定可能アレイが、回

の多様な実施店様は、所収のディスプレイの形式により、各ピクセルで コンデンサ56を使用する又はしない。

D、転写プロセス

アレイ回路25Aと25B、論理回路40A、40Bと駆動回路18 A、18日は、多数のプロセスによって形成かつ転写される。単一転写 プロセスにおける洗本段所は、Si茄板において複数の舞蹊Si回路か ら形成し、クイルを形成するために薄膜をダイス化し、そして「タイリ ング」により共通モジュール弦板にタイルを転写することである。タイ されたタイルを付着する段階とを含む。それから、SI基板は除去され、 タイルにおける回路が相互連結される。 こうじょうしょうしょうかん こうちょうかん

第1A~4L図に関連して以下に詳細に記載された二重転写接近方法 は、Si茲板がダイシングの後に除去され、そして背頂が、共通モジュ ール本体への低終的な転写の前に、中間転写本体又はキャリヤに転写さ れることを除いて同様である。

孤立シリコンエピタクシー(ISE)が使用されると仮定すると、第 1.段階は、シリコンオンインシュレータ (SOI) 膜の滑膜先翦構造を 形成するものである。第4図に示されたものの如くSOI構造は、Si の基版32と、半絶線Siの級前周30と、通常化学無着(CVD)に よって緩耐層30上に成長又は堆積された酸化物34(例えば、SiOs) とを含む。それから、下朝政化層34よりもゆっくりとエッチングされ . る材料のオプションのリリース層36が、酸化物34の上に形成される。

例えば、変化ジリコン(5,N.)と二酸化シリコン(5 i O;)の混 合物を含む酸化変化シリコンリリース層が、適切な選択である。そのよ うな届は、SIO,甲族よりもゆっくりとファ化水本酸においてエッチングされる。このエッチング甲は、酸化氢化シリコン(SiO,N.)化合物におけるNとOの比甲を調整することにより糾弾される。

シリコンの海い本質的即捨品層38は、リリース層36の上に形成される。は化物(又は地球体)34は、こうして、Si殻面層の下に埋め込まれる。1SE SOI棚港の場合に対して、頂部層は、CMOS回路が作材される本質的単結品所能品化シリコンである。

住窓:本出版の目的のために、用語「本質的」単結晶は、多数の結晶が共通結晶配向を示し、少なくとも0.1 m²、好ましくは、0.5~1.0 c m²以上の範囲において、膜の平面における所面類域上に広がる段を意味する。用語はまた、完全単結晶Siを含む。

埋め込み絶対体の使用は、従来のパルク(チョクラルスキー)材料において後得されるよりも高速のデバイスを設ける。 1. 5 x 10 *を超える C M O S トランジスタを内蔵する回路が I S E 材料において成功的に作製された。軽化シリコンのオブションのキャッピング層(不図示)はまた、展36の上に形成され、アクティブデバイスが形成される時齢まされる。

第4日図に示された如く、限38は、各数示ピクセルに対する領域37におけるTFTと39におけるピクセル電極領域の如く、アクティブ回路を規定するためにパターン化される。法意:師即化のために、唯一のTFT51と一つのピクセル電極62が示される(第4日図)。1280対1024のそのような要素のアレイが、実際に、単一6インチウェハー上に形成されることが理解される。

収数のアレイは、単一の6インチウェハー上に形成され、タイルとし

デバイスが処理され、そして決税の処理が行われる前に、回路が、必 髪に応じて試験及び恢復される。

プロセスにおける次の段階は、直接に、又は落板からキャリヤと、それから共通モジュールへの二度転写により、シリコンピクセル回路線を共通モジュールに転写するものである。二頭転写接近方法は、第4日~4 L図に示される。回路タイルを壊断層30と落板37から分離するために、第1開ロ70(第4日図)が、タイル間に発生するリリース層36の再出頭域においてエッチングされる。故化層34は、変化層36よりも日においてより急遽にエッチングされ、こうして、層34の大節分が、空周72を形成するために除去される。層36の部分は、こうして、空間72上に広がる。

数41回において、酸化物の支持性76は、空祠72と、層36の部分の上に広がる隣口70を隣たすように形成される。それから、隣口又はブァイアホール74は、エッチャントが、層34(第4月図)を除去するために、ホール74又はリリース層36の下にエッチングされた関ロ78を通って導入される畑く暦36を通して設けられる。製余のリリース層36とそこに支持された回路構成は、支持性76により基板32と収制層30に関して透所に保持される。

次に、無外段で硬化されるエポキシ樹脂84か、回路構成と配36に 透光性上階80を装着するために使用される。それから、観奇層30と を取32かパターン化され、住76の回りのエポキシ樹脂84′の領域 が未硬化であり、一方、残余のエポキシ樹脂84′が硬化される(第4 K図)如く選択的に指光される。最前層30と延数32と住76は、設 化物性の野陽と未硬化エポキシ樹脂84の格解によって除去され、キャ てディスプレイに利用され、相互連結される。代替的に、一つのウェハーからの攻攻のピクセルマトリックスが分離され、豚々のディスプレイにおいて使用される。 複数は、食つかの小形アレイ (小形ディスプレイにおいて使用される) によって包囲された一つの大形矩形アレイを真無する。様々の面肌の矩形アレイを配合することにより、そのような配便は、丸形ウェハーにおける全利用可能領域をより良く活用する。

次に、酸化協40が、名ピクセルの2つの領域37、39の間に形成した地球体領域48を含むパターン化領域上に形成される。それから、異性結晶化材料38は、nチャネルデパイスを設けるためにホウ索又は他のp形ドーパント(又は代替的に、pチャネルデパイスのためのn形ドーパント)を打ち込まれる(第4℃図)。

それから、多格品シリコン層42か、ビクセル上に堆積され、そして 届42は、第4D図に示された如くマスクを通して、n形ドーパントを 打ち込まれ46、TFTのゲートとして使用されるために溜42の低抗 率を低下させる。次に、ポリシリコン42は、第4E図に示された如く ゲート50を形成するためにパターン化され、ゲート電極の両側におい てTFTのための p・ソース及びドレイン領域66、64を設けるため に、ホウ素の大きな打ち込み52が続いて行われる。第4F図に示され た如く、故化物54が、トランジスタ上に形成され、そして閉口60、 56、58が、ソース66、ドレイン64とゲート50に接触するよう に破化物54を晒って形成される。アルミニウム、タングステン又は他 の適切な食気のパターン化メクライゼーション71か、再出ビクセル電 低62をソース66(又はドレイン)に連結し、ゲートとドレインを他 の回路パネル模成要素に連結するために使用される。

リヤ80に取り付けた那4L図に示された勝敗タイル構造14´1を設ける。

第5A図に示された如く、複数のタイル構造141が、相互に順次に 登録され、通切な接着剤(不図示)を使用して、共通モジュール本体 1 10に付着される。共通モジュール本体110は、好ましくは、個々の タイル回路構成を相互連結するだめにタイル構造 1741 に面する表面に おいて相互連結メグライゼーションをパクーン化される。次に、絶縁及 ひァライメント展、スペーザニ、密封境界と連結郎 (不図示) のための ポンディングパッドが、共通モジュール本体110の周辺部に貼着され る。スクリーン印刷プロセスは、境界を準備するために使用される。第 5 B図に示された如く、カラーフィルター 1 2 0 と対向電極 (不図示) を含む仮117か、スペーサー(不図示)の挿入の後に、密封境界に関 して周辺所以回路タイル141に贴着される。ディスプレイは、境界を 通った一つ又は複数の小注入穴を介して返択液晶材料116を注入され る。この往入穴は、それから、併脂又はエポキシ樹脂で密封される。第 1及び和2何光級118、112又は届は、両側に貼得され、そしてコ ネクタ (不図示) が付加される。最後に、白色光感 1 1 4 又は他の適切 な光顔が、似光子112に貼着される。*

ピクセル電便62は、互いにほに対防される。各ピクセルは、トランジスタ51と、関連したカラーフィルター120又は122を有する。ボンディング要素又は接着剤82とガラス又はブラスチックの如く途光

~1000ミクロンの保さを窺する、好ましくは、低温ガラスである。 代替的なCLEドTプロセスにおいて、薄い単結晶線が、化学数数 (CVD) によって成長され、そして再使用可能なホモエピタキシャル 茂坂から分別される。 CLEFTによって及坂から除去された頃は、

性上周110か、精道を完成する。本体110は、好ましくは約200

低欠陥密度の「本質的」単結品であり、わずかに数ミクロン原で、結果 的に、このプロセスによって形成された回路パネルは、軽量で、良好な

透光特性を育する。

米国特許気4、727、047号において示されたCLEFTプロセ スは、次の段階を含む。リリース度(虚弱平面)上の所望の谐放の成長、 メタライゼーションと他の故頂の形成、顧とガラス(又は上別)の如く 第2蔟板の間のポンディングの形成、及び劈開による組み込み収弱平面 に沿った分離である。基板は、それから、再使用のために利用される。

CLEFTプロセスは、リリース層の頂部において連続説を形成する ために、横エピタキシャル成長を使用して、本質的単結晶材料のシート を形成するために使用される。シリコンに対して、樹エピタクシーは、 選択的CVD、又は、好ましくは、ISEプロセス、あるいは他の再結 品化手順により達成される。代替的に、他の恩即堆積技術が、本質的単一 結晶材料の必要な背膜を形成するために使用される。

リリース冠を形成する材料の必要な特性の一つは、暦と半郎体膜の間 の接着力の欠如である。虚弱平面がリリース層によって生成された時、 頼は、劣化なしに益板から劈開される。第4A~4C図に関連して注記 された如く、リリース層は、Si,N,とSiO,の多層膜を具備する。 そのような接近方法は、SIO:をしてCMOS論理の裏面を不活性化

1級の上面を貼着することにより適成される。それから、膜とガラスは、 。 野開支持物として役立つ約5mm厚のガラス板にワックスで貼着される。、 金属くさびか、名面を別れさせるために、2つのガラス板の間に抑入さ れる。マスクか花板に対して低接着力を有するために、腹は、甚低から 野朋されるか、ガラス上に取り付けられている。それから、基板は、C LEFTプロセスの別のサイクルに対して使用され、そしてデバイス処 理が、収の英値において完成される。なお、デバイスは上層に装着され ているために、真倒は、先学的リソグラフィーを含む標準ウェバー処理。

発明の一つの実施態様は、本質的単結晶Si鶏膜を形成するために、 取6凶に既略的に示された再結晶化システムを使用する。サンブルウェ ハー134は、ポリSiをSiウェハーの上に形成したSIO;上に形 成してなる。キャッピング用138は、ポリSi上に形成される。それ から、ウェハー温度は、下方ヒーター130によって限点近くまで上昇 。 される。上方ワイヤ又は黒柏条片ヒーター132がサンブル134の頂 邸を改済し、移動するメルトソーン136をして多精品シリコンを再結 品又はさらに結晶化させる。横エピタクシーは、下方酸化物を通って形 成された小間口からシーディングされる。生ずる単特品膜は、茶板の配 问を対する。

多数のユニークなデバイス及び回路が、上記の処理技術を使用して形! 成された。これらの技術は、1SEウェハーからガラスにCMOSアク ティブマトリックスしCD回路構成を転写するために使用され、川結晶 SIアクティブマトリックス回路によるほれたディスプレイを産出する。 シリコン四路構成は、ガラスに転写され、転写の後にトランジスタ特性

させるために使用される。(SinNiは、皮弱平面を生成するために抬 脱される層である。)CLEFT接近方柱において、回路は、ます。ガー、 ラス又は他の転写及低に貼着され、それから、分離され、闪えば、UV 優化テープと比較して、より容易な取り扱いとなる。

成弱平面は、回路と延板の間の一様な勢間を獲得するかぎである。こ の平面は、下側の半導体変面のわずかな小割合が採出される如く、ウェ ハーの裏面において炭素のパターンを生成することにより形成される。 これらの耳出部分は、エピタキシャル膜のための核形成部位として使用。 される。成長条件が矯正に選択されるならば、線は、垂直よりも様によ り高速に成長し、単結品膜のੑ過剰成長につながる。垂直成長により、 . 膜は、連続かつ高品質になる。しかし、炭素層は、皮質であり、膜が基 歴に強力に装装された露出半導体領域の小割合と組み合わせて、建設平 面を生成する。この平面は、基板から膜を分離するために信頼性良く、 かつ再生可能に使用される。基板は、再使用される。これらのプロセス は、アクティブ回路構成を響することなく、ガラス、セラミック、及び 他の材料の如く代替的基板に広範囲のGaAs及びSi回路を転写する ために使用されている。

ISEプロセスにおいて、放化放は、洗板と、回路を含む頂部SIR に強力に装覆される。このために、ポンディングの強度を化学的に輸小 することが必要である。これは、リリース層において虚弱平面を形成す るために、完全な分離なしに、エッチャントで優先的に溶解されるリリ ース層の使用を必要とする。それから、線は、ガラスが回路と発便に貼 着された後、機械的に分離される。

機械的分離は、透明エポキシ樹脂を使用して、ガラスの如く上層にS

において重要な変化を示さない。技術はまた、ローV化合物半導体回路 で立証された。例えば、GaAs及びA!GaAsモノリシック直列連 **結光起電力エネルギーコンパータが、例外的な性能を生み出すファイパ** ー応用でのパワーグウンのために作成された。また、2次元マルチプレ クスAIGaAs LEDアレイ(32Kピクセル以上)が、転写及び ・ 両面処理により作成され、性能とともに極めて高いLED密度を発揮す る。この広範囲のSi及びローV回路の開発は、広範囲のデバイス及び 回路への転写プロセスの一般応用性を示す。

以"我们的特殊的时间之前,""全**受什么。**这是自己有效,但那种强烈的特殊的一种的自己的特殊的特殊的一种,我**想的接着及这种多类**是更大,是他就在原始的一个人们的是一个人,也不

第7A~7D図は、共通モジュール本体へシリコンの再版の回路のタ イルを付着かつ転写するための代替的な好ましい二重転写プロセスを示 す。閉始構造は、酸化風116と、ポリSi、A-Si又はx-Siの 海級114か、ISE又はCLEFTの如く前述のプロセスのいずれか を使用して形成されるシリコンウェハー118である。ピクセル電極、 TFT、SiドライパーとSi鈴型回路の如く複数の回路が、薄顔にお いて形成される。第7A図は、3つのそのようなウェハー1、Ⅱ、Ⅲを 示す。ウェハー1において、論理回路40が形成される。ウェハーⅡに おいて、ピクセル帝極ら2と丁FT51が形成される。ウェハー皿におっ いて、ドライバー回路20が形成される。ウェハー、又はウェハーから ダイス化された図々のタイルが、接着利120を使用して、ガラス又は ... 他の透明絶縁体の如く、上層転写本体112に装着される。好ましくは、 接着剤は、麻販されるエポキシ樹脂からなる。

それから、ウェハー又はタイルが清浄され、そして自然酸化物118 か、裏面からエッチング除去される。ウェハーの厚さにより、Si11

8と酸化物 1 1 6 層をエッチングするために最高5 時間かかる。溶液は、シリコンを非常に迅速に、すなわち、2~3 ミクロング分で、ウェハーがエッチング表面を上にして溶液に水平に保持されるならば一様にエッチングする。酸は、酸化物において非常に低いエッチング事を有し、その結果、灰色がエッチング除去され、埋め込み酸化物が再出される時、エッチング申は低下する。観察者は、プロセスを監視し、そして埋め込み酸化層 1 1 6 におけるエッチングを、その上の高いシリコン層 1 1 4 まで打ち抜くことなく停止させる。最大 2 5 ミル厚のウェハーと 4 0 0 人の高い 敢化物が、このプロセスを使用して、成功的にエッチングされた。代替的なエッチャントは、ずっと高いエッチャントルネに使を有するヒドラジンか、又はエチレンジアミンピロカテコール(EDP)である。

シリコンか完全に消失した時、シリコンエッチングを特性付ける活発なパブリングが、突然に停止し、エッチングが完了したことを知らせる。 それぞれのガラス上層 1 1 2 に転写された詩語 1 1 4 は、今、水洗いされ、乾燥される。まだ回路 4 0、5 1、6 2 又は 2 0 を構えていないならば、裏 1 1 4 は、所覚ならば、裏 面回路を処理される。

すべての必要な回路が、転写本体112上に上記の如く形成された後、 それらは、ダイス化され、AMLCDの如く、組み合わせ機能を行うた めに、共通モジュール本体13(第7D図)にダイル化される。

第7℃図のカラムAにおける転写本体118の論理回路40は、モジュール本体13の境界に転写され、一方、第7C図のカラムCにおける転写本体118からのドライバー回路20は、論理回路40Aと40Bの間の境界において配設される。

て除去され、GeSi磨129(第8B図)に影響しない。 長後に、G^eSi磨124は、透切なエッチングにおける簡単な没換によって除去される。

IV. 圧力センサー実施怠操 '

35.9 人間と第9.8 図は、回路の絶縁と転写に関する代替加様を示す。 代数的な実施態機において、ガラス基板において感圧変換器を作製する 方法が、第3A図と第9B図に示され、以後記載される。変換器回路は、 回路に加えられた圧力に応答して、p領域904の抵抗の変化を検知す ることにより動作する。この抵抗変化は、技点912と912に結合さ れたオーム計によって検知され、蚊正され、ひずみ計として役立つため and a submitted in the control of 込み酸化腐902の下のSI茲板900から成るSOIウェハーか設け られ、埋め込み敵化層902の上に、単結藠又はほぼ単結藠Si層90 4が形成される。ホウ素イオンのブランケット打ち込みが、Si層をp 形母体にするために作成される。それから、酸化物(SiO;)(不図) 示)の声い(1000人)ブランケット保護ノマスク届が、構造の上に 形成される。(なお、第9人図は、処理後の制造を示す。)それから、 xーSiの申込品又はほぼ単結晶アイランドが、フォトレジストを放化 物構造の上に塗布し、 [110] 平面に平行にアイランドの様を覧列さ せるように、アイランド間で酸化物とシリコン904をエッチングする ことにより形成される。フォトレジストが再び生布され、そして接点開 ロが、領域910と908に接触するように形成され、それから、p・ 形は粗領域を形成するために高用量のホウ素イオンを打ち込まれる。そ れから、保護放化暦906か、アイランドの上に形成される。接点90

ピクセルな低62とTFT51のタイルは、ダインング又はエッチングによって形成され、モして図示された如く。相互とモジュール本体。1 3における前形成プイヤリング50に関して登録される。

すべての回路が見好され、モジュール本体に付着された後、転写本体 118とエポキシ出版120は、ガラス転写本体の場合にHFの如く、 通切はエッチャントチ傾用して除去される。

回路の相互連結は、登段中、又は必要な場合に直接レーザーで込みにより達成される。また、所望ならば、説は、別の話板に転写され、そして第1ガラス上層と接着剤が、エッチング除去され、一層の回路処理のでからフェハーの動而への接近を称なする。

類8A図と類8B図は、代替的な1ステップシリコン所具に写プロセスを示し、この場合、GeSiが中間エッチストップ材として使用される。このプロセスにおいて、Si殻前欄126は、メーSi氷板128上に形成され、続いて、公知のCVD又はMBE成長システムを使用して、舞いGeSi扇129と舞いA-Si、ポリSi又はx-Siデバイス又は回路椅132か形成される。

それから、届132は、TFT200とピクセル医極202(京8A図)の如く、回路を形成するために、第4E~4H図に関して前述された方法で1C処理される。次に、処理ウェハー又はウェハーからのタイルは、第7A~7B図に関連して前述された形式のエポキシ接着剤を使用して、共通モジュールガラス(又は他の)支持物280上に取り付けられる。エポキシ閉筋は、前配の処理によって形成された空隙をぬたし、前節を上層280に付着する。

次に、原S1基板128とSIパッファー126か、エッチングによっ

8、910へのアルミニウム接点パッド912と913が、酸化物90 6を通して设けられた閉口において形成される。第9A図の圧力変換器 回路は、今、仮ガラス落板への転写のための準備が整う。

回路918が形成された後、回路は、除去可能なエポキン樹脂922を使用して、仮路板920に転写される。シリコン路板900は、エッチング除去される。それから、フォトレジストとマスクを使用して、初開酸化層902が、回路918の周囲でエッチングされ、回路をガラス路板920に反転転写させるために自由にし、除去可能なエポキシ樹脂92-2を使用して剥削可能に誘簧し、温度、圧力、加速等を含む一般使知用モジュールに転写路着され、高速プロセスコントローラを作成するために、すべてマイクロプロセッサー監視下で行われる。

第10人図と第10日図は、代替的な転写プロセスを示し、この場合、初期散化物902は、従来のフォトレジスト及びマスク技術を使用して、各回路918の周囲をエッチングされる。Si 巫板900はまた、局所的にエッチングされ、【11】 平面を現わすために、優先的にSiをエッチングする。这化層は、エッチャントがアルミニウムをエッチングしない如く付加される。ヒドラジンによるSi 茶板のエッチングは、回路918と茶板の間にブリッジ機路934を移す。

一つ以上の回路918を除去することが量ましい時、真空つえが、一つ以上の回路をつかろ、ブリッジを増すために使用され、共通モジュール法板に他の回路とともに転写され、即述の全体機能を行うために他の回路構成と監列かつ相互連結される回路を除去する。代替的に、レーザー切断の如く他の技術が、一基板から回路を除去するために使用される。

第108図は、基板900か、図示されたブリッシ934の単位をエッチングされる前の第10人図の頂面図である。ブリッシは、回路918 の長対称軸に関して約22 1/2の角度をみず。

V. 3次元同以根成

٠ : .

A. 3D回路アーキテクチャー

本発明の他の実施態様は、3次元回路の形成に関する。2角の3次元回路を形成する際に、5~3板1001における酸化層1004上のシリコン層1002に形成した第1回路1000に程写される。さらに具体的には、単一転写回路1000は、ガラス上層に転写され、同途の転写方法のいずれかにより、7モルファスシリコンで被覆され、そして接受利又はエポキシ樹崎1008でガラスに助窓される。第110回を参照すると、第2回路1010が、ガラス又はダイヤモンド基版1011に二乗転写される。回路1010は、好ましくは、酸化層1014上のシリコン層1012において形成され、接着剤又はエポキシ樹崎1016の層によって扱版に貼得される。

第11D図をお照すると、3次元デバイスが、高い一様な検管制10 18を使用して、二度転写回路1010(第11C図)の頂部に即一転 可同路1000(第11B図)を貼替することにより形成される。回路 はガラス装板1011を通して収録されるために、それらは、マスクか プロセスにおいて又は他の再切な強小位成決め工具又は技術によりシリコン回路の頂部に位置合わせされる光学的リングラフィーにおいて定型 的に行われる如く、路景放着しくは接触又は近接アライナーを使用して 位置合わせされる。

た回路の熱効果を精小させる。キャリヤ移動度は、回路の温度が増大する時減少し、そして性能は、キャリヤ移動度に直接に関係することが注目される。こうじて、高伝導性エポキシ樹脂における周囲回路は、性能特性の改良につながるよりないデバイス温度を設ける。これらのエポキシ樹脂は、ダイヤモンドを化アルミニウム、炭化ケイ素、及び他の伝導性化合物の如く、材料の粒子で満たされる。多数の熱伝導性/電気絶線性エポキシ樹脂が利用可能である。

この接近方法の利点は、スタック内のヒートシンク層を統合する能力 、 である対熱鉄酸は、今日で一生元タチナーにおける重要な問題であり、、、、 そしてアクティブ電下層間の熱低準層の挿入の能力は、好配合である。 これらの層は、熱伝達のために考えられるSi又は他の単導体において 達成されるよりも、ずっと高い熱伝導率を育する。

> 3次元回路の形成における一つの重要な見地は、層状デバイスを相互 連結することに係わる。そのような回路において、デバイス層の間に配 设されたエポキシ樹脂は、数ミクロンの厚さを獲得するようにスピンさい れることが注目される。代替的に、他の公知の技術が、エポキシ樹脂の 所い一様な解を獲得するために使用される。第13人図は、線入一人に おって取られた第11D図の断面図であり、回路1010(第11D図) への可執連結を設けるためにシリコン層1012の単面においてメクライゼーションを介して形成した下方接触領域1020をがす。同様に、 上方接触領域(不同示)は、シリコン層1002の平面において下方領域のすぐ上に形成され、上方回路1000(第11D図)に電気的に連 被される。第13B図を参照すると、上方及び下方領域(1024、1020)は、接触用領域を強化するためにオブションのポリSi間を使

3次元構造における名回路の性能特性は、回路が配収された媒体の熱伝評中に関係する。第12人図と第12日図は、(第11日図における四く)3次元デバイスの下方MOSFET回路の性能師時と、二項転写の後と(第11日図における四く)3次元取り付けの時の類似のデバイスの対応する曲時を示す。第12人図と第12日図のグラフは、相互コングクタンスと駆動電流が、回路がエポキシ樹精(第11日図)の下に埋め込まれる時に、周囲空気に移山される時(第11日図)よりも、より高いことを示す。この効果は、空気に関するエポキシ樹脂のより高い熱伝導本によって説明され、エポキシ樹脂(第11日図)に埋め込まれ

用する。ブァイアホール1022は、下方接触領域1020への接近を 復用するために上方接触領域1024を通って形成される。高アスペク ト比でブァイアホールを形成するためのエッチングは、RIE技術によ り行われる。上方及び下方デバイスの間の短気接触は、タングステン又 はアルミニウムの如く導電性材料でブァイアホール1022を充壌する ことにより作成される。

3次元回路の別の重要な見地は、デバイス間の非所望の電気又は磁気 干渉を回避するためにデバイス層を遮蔽することに集わる。別14図を 数配すると、「放理平面1.0.2.6が、電気干燥を防止するために、デバイ、 ス届1028と1030の間に位度付けられる。これらの伝導性基礎平 面1026は、デバイス)034と反対側の放化屋1.03.2の表面において金岡又は1T0堆積により作成される。代替的に、蒸製平面は、ス タック構造においてデバイス層に代わる賃電性エポキシ掛脂又は両ドー プシリコン層を形成される。

多層スタックを形成するに写技術を使用する利益は、優れた放射抵抗 と低重量が望まれるならは達せられる。基板の除去は、単一事象転便の 確和を減少させ、重量を耐小させるが、デバイスの外面における高2放 射速高材料の使用の効在性は重要である。この遮底は、2D投何形状の ために必要とされるよりも、重量の増大のずっと少ない限み重わ回路の 多数の層を保護する。こうして、放射抵抗と重量が重要な囚子である空 間応用に対して重要な利益がある。

処理技術の一層の利益は、多層回路が耐干砂性にされることである。 この利益は、独占回路のための逆工学の防止のために特に重要である。 2D回路において、ダイは、パッケージから除去され、放曳分析技術に

よって検査される。しかし、3D回路は、層の分離が固身であるだけで なく、非常に思慮的であるようにして形成され、その結果、層の分離は 有意性なパターン又は有益な逆工学データを生み出さない。

速度の利点は、3D接近方法を使用することにより速せられる。例え ば、狭み重ね2D回路を具備するノモリにおいて、アクセス時間は、ア ドレス信号の推移距離が匹離される原料平面2Dメモリよりも思いため に、筋小される。其の3Dアーキテクチャーのための3Dアドレス指定 機構を使用することによる別の例として、アクセス時間は、ずっと低い レベルに低減される。

3Dアーキテクチャーへの回路の転写はまた、シリコン回路と高速G a Asアナログ信号処理回路構成(MMICs)の一体化を許容する。 これは、高速高密度Si回路とマイクロ波回路の一体化を許容する。モ のような肚通性は、他の核近方法で変得するのは容易ではない。症毒は また、デジタルGaAs回防構成へ適用可能である。

最後に、転移接近方法は、光電子回路及びデバイスの使用を可能にす る。これらの回路は、光学的計算、光学的1/0、又は3D構造におけ る回路平面間の光学相互連結のために使用される。光電子デバイス又は 回路の他の用途は、これらのデバイスの必要性が生するならば、比較的 谷品に一体化される。

この技術は、新回路アーキテクチャーへつながるメモリ暦の亜庶一体 化を可能にする。特有の利点としては、次かあげられる。

- 使めて迅速なアクセス時間
- 神経脚メモリモデルとより互換性のある新メモリアーキテクチャー
- 光学処理及びメモリの光学アドレス指定との互換性

基板1056を急速に除去する。シリコン対熱二酸化シリコンに対する 200:1のエッチング中選択度は、非常に悪い酸化層の使用を許容し、 デパイス1050をエッチャントから保頂させる。

単一転写の後、反対性性ゲートマスク (不図示)を使用して、酸化腸 1054が、チャネル領域1062 (第15D図) に沿って数百オング ストローム (~500) まで海化される。MOSFETデバイス105 0の裏面に原接して薄い酸化層を設ける代替方法が、第15E図に示さ れる。再度、マスク(不図示)を使用して、チャネル領域1062に沿っ される。次に、舞い敏化暦1063 (~500) が、領域1062にお

第2ゲート (G2) が、それから、薄い酸化層1063の上に形成さ れ、次の如く第1ゲート(G1)に意気的に連結される。第15E図に 示された構造の断面図である断面図15Fを参照すると、接点穴106 5が、薛化敵化物を適して開放され、モレてゲート材料(1066)が、 第1ゲート (G1) に電気的に連結された第2ゲート (G2) 1064 を形成するために堆積され、エッチングされる。この双対ゲート領成は、 デバイスが2つのチャネルを有するために、MOSFET1051のた めの駆動電流を実際に2倍にするために役立つ。第150回を参照する と、双対ゲートMOSFET1051が、再び転写され、ガラスの如く 永久荔坂1068にエポキシ樹脂1067で貼着される。

別の好ましい実施想様において、3D二重ゲートMOSFETインパ ータ1070か、nチャネル及びpチャネルMOSFETが対向側に配 設されたチャネルと同一本体を共育する如く作製される。二瓜ゲートイ

これらの利点は、層間の連結を一体化するだけでなく、層内に必定子 デバイス及び回路を介在させる能力の格果である。こうして、収置され た技術は、完全に新形式の回路アーキテクチャーの基本はダブロックを 形成する。

B. 3Dデバイス形成

本発明により、単一及び二項だ写段階と裏面処理段階を具備する作製 プロセスが、多様な3Dデバイスを設けるために使用される。作製プロ セスは、SOI耕造のSi駅における回路の形成と、回路の上層への付 着と、甚近の除去とを含む。この点において、シリコン回路は、単一転 **写され、そしてシリコン回路層の裏面は、56出される。裏面処理は、処** 理が選択接着剤と両立する限り行われる。裏面処理が行われた後、シリ コン回路層はガラス落板に転写される (二重転写)。

一つの好ましい実施取様において、二頭ゲートMOSFETは、上記 の作製プロセスにより形成される。まず、ドレイン(D)、ゲート(C 1) ビソース (S) (斑15A図) を有する提準MOSFETデバイス 1050か、前述の如く遊切な方法により形成される。プロセスにおけ る次の段階は、基板1056から喜節処理のための上層にデバイス線1 052を転写することである。単一転写接近方法が、第15B~15D 図に示される。第15日図を参照すると、エポキシ出版1058は、流 光性上層1060を装むするために使用される。好ましい実施が様にお いて、A-Siで放復されたガラス上層は、2部エポキシ樹脂で使用さ れる。いったん終1052の前面が上層1060に貼着されたならば、 び近1056がエッチングされる。第15C図に示された如く、エッチャ ントは、エッチストップとして役立つ政化局1054により、シリコン

ンパータを設けるための作製シーケンスは、第16A~16J図に示さ れる。第16A図を参照すると、デバイス1070は、ゲート(G1)、 ソース(S 1)とドレイン(D 1)を見えるnチャネルMOSFET 1 0 7 2 と、ゲート (G 2) 、ソース (S 2) とドレイン (D 2) を料え るロチャネルMOSFET1074を含む。第16B図を参照すると、 共有領域1076は、領域の対向側に配設されたnチャネル1078と pチャネル1080を含む。さらに具体的には、nチャネルMOSFE Tのためのチャネルが、共有領域の頂部界面1081に沿って配設され、 面1082におって記録される。

***** 三重ゲートMOSFEデザンパーダを作数するだめに使用された処理 及階を示す一連の平面図が、第16C~16J図において示される。第 16C図は、pチャネルMOSFETのためのチャネルドーピングを示 す。フォトレジストとマスクが、パターン化シリコンアイランド108 4の上に位置付けられ、そしてりん(又は他のn形ドーパント)が、匠 即界面1082(第16B図)の近くの投射範囲(R.)を有する領域 1086に打ち込まれる。打ち込みは、底部界面におけるりん漁度が、 約10°°cm°である如くである。第16D図は、nチャネルMOSF ETのためのチャネルドーピングを示す。フォトレジストとマスクを使 用して、ホウ素(又は他のp形ドーパント)が、頂部界面1081(耳 16B図)の近くのR.を有する領域1088に打ち込まれる。打ち込 みは、好ましくは、約4×10°°cm *の頂部界面においてホウ素直度

第16E図は、nチャネルMOSFETのためのチャネルストップ]

083 (516B図) の形成を示す。フェトレジストとマスクは、ホウ スかシリコンの中央においてR。£.其才る領域1.08.9に打ち込まれる ··.. ··. 如くシリコンアイランドの上に位度付けられる。この打ち込みは、シリ コンの中央における平均ホウ素濃度が、約4×10°°cm°*である如く である。第16F図は、nチャネルMOSFETのためのエッジ打ち込 ろを示す。例盟寄生トランジスタの効果を回避するために、コーナー領 城1077 (第16A図) が、ゲート材料から突出し、ゲートが創盟ト ランジスクを形成するためにシリコンアイランドの叫യに接触するのを 坊止している。さらに、これらのコーナー領域は、二重ゲートインバー クにおける何駄トランジスク効果を最小にするために且くドープされる。 フォトレジストとマスクを使用して、ホウ素(又は他のp形ドーパント) が、頂田界面の近くの尺。を育する領域1090に打ち込まれる。 打ち 込みは、好ましくは、頂部界面において約5×10°°cm゚゚のホウ素波 度を生する。

第16 G図を辞明すると、ゲート (C1) と接点領域1094か、n チャネルMOSFETのために形成される。次に、ソース/ドレインド ーピングが、nチャネルデバイスのための行われる。フォトレジストと マスクを使用して、ヒス(又は他のn形ドーパント)が、ゲート(G1) と自己整合して、頂部界面の近くにR.を有する領域1096に約10* *cm *のヒ素濃度で打ち込まれる。第16日図は、pチャネルMOS FETのためのチャネルストップ1079 (第16B図) の形成を示す。 フェトレジストとマスクを使用して、りん (又は他の n 形ドーパント) が、ゲート (G1) と自己独合して、頂部界面1081 (第16B図) の近くのR.を有する領域1097に約8×101cm3のりん進度で

例に作製される。敵化房1224は、パーシベーションのためのpチャー。 ネルデバイス1212の上に堆積され、そして用一転写は、デバイスが 接着剂1220により上冊1218に装着される如く行われる。それか、 ら、ロチャネルデパイス1212は、接着削1222によってロチャネ ルデパイスに抜着され、スクック構造(第17C図)を形成する。

次に、敵化暦1224が、パーシペーションのためにロチャネルデバー イス1212上に堆積される。第17D図を袋頭すると、ブァイア12 26が、上方デバイス1212と思め込みデバイス1200のゲート、 ツース及びドレイジ領域に接近するために形成される公金回路1228 が堆積され、スクックインパーク構造1230のための電気連結を形成。 するためにパターン化される。それぞれのゲートの相互連結は、ブァイ アが不図示である如く図に平行な半面において為されることが注目され

さらに別の針ましい実施態線において、抵鹿パイポーラトランジスク が、木苑明の原理により作気される。作気プロセスシーケンスが、第1 8 A~18 H図に示される。 基板 1 2 4 4 (第 1 8 A図) における酸化 物1242上のシリコン級1240から始まり、シリコンは、第18B 図に示された如く、デパイス領域にパターン化される。次に、n形ドー パント1241の深い打ち込みが、n郎ドープコレクタ領域1250を 生成するために行われる。第18C図を参照すると、デバイス領域は、 p形ペース領域1251を設けるためにホウ業又は他のp形ドーパント 1243でドープされる。第18D図を辞取すると、シリコンは、n・ エミッタ領域1245を設けるために、B形ドーパント1244でドニ プされる。次に、シリコンは、n゚コレクタ領域1248(第18E図) 打ち込まれる。次に、ソース/ドレインドーピングが、pチャネルMO SFETに対して行われる。再びいフォトレタストとマスクを使用して、・・・・・・ ホウなが、シリコンの中央におけるR。を有する領域1098に1010 cm "の平均ホウ素資度で打ち込まれる。

次に、ゲート (G 2) が、pチャネルMOSFETに対して形成され、 ゲート(G1)に電気的に連結される。第161図(算1-1に沿って 取った別16A図の断面図)を参照すると、二位ゲートMOSFETは、 仮上房1100に単一伝写され、接着朔又はエポキシ樹脂1102によ り上層に装着される。それから、デパイスが配設される酸化層1104 が、2つの領域1106と1108を開放するために、フォトレジスト とマスクを使用して選択エッチングされる。次に、ゲート(G2)が、 接触領域1094への接触パス1110とともに、メタライゼーション により領域1106において形成される。メタライゼーションの後、2 つのゲートが電気的に連結される。

別の好ましい実施原様において、3次元インパータが、第17D図に 示された如く、垂直に積み重ねられた一対のMOSFETを形成される。 3次元インバータのための作型プロセスは、第17A~17D図に示さ れる。第17A図を参照すると、nチャネルデバイス1200か、路板 (不図示) における敵化物1204上の単結品シリコン1202におい て形成される。二重転写の後、デバイス1200は、接着剤又はエポキ シ樹脂1208で装着される。パーシベーション酸化局1210が、デ バイス120の上に堆積される。

第17B図を参照すると、pチャネルデバイス1212か、基板(不 図示)における酸化物1216上の単結品シリコン1214において別

を設けるために、n形材料124.7で重くドープされる。

コレクタ、エミック及びペース接点1252が形成され(第18F図)、 そしてデパイスは、上層1254(M18G図)に伝写される。デパイ スは、エポキシ樹脂1256により上層1254に装着され、後続の処 理のために反転される。そのために、酸化層1242の部分は、エッチ ングされ、シリコン層の真側において開口1258を形成する。次に、 金属層1260か、シリコン版の露出裏面上に付与され、挽給される (第18月1日)。高温工ポキシ樹脂が使用されるならば、高温打ち込み メクライゼーションの前に実現される。

3次元回路はまた、適切なりリース層材料とエッチャントにより、皿 ーV半導体材料において作製される。AIGaAs/GaAsデバイス に対して、AIAsリリース級が好ましい。InPデバイスに対して、 1nGaAsリリース局が好ましい。AIAsは、HF酸により優先的 にエッチングされ、一方、InGaAsは、硫酸/過酸化水煮水溶酸に よって優先的にエッチングされる。プロセスはまた、ローVI半導体回路 に拡張される。

例えば、発明によるローV同路アレイの作献が、初19A~19DM を参照して記載される。それは、GaAs又はGe莶仮においてAIG a Λ s 及びG a Λ s 扇の必要なヘテロエピタキシャル層のエピタキシャ ル成長で始まる。GaAs茲板312の場合に、オプションのAIAs **吊314は、エッチオフ方法による基板除去を容易にするために、アク** ティブAIGaAs暦316と基板312の間に形成される。AIAs は、エッチストップ間を形成する。代替的に、X-YTレイが、CLE

FTプロセス (Fan他への) 988年2月23日に発行された米国特 許邓ル、7.27、047号を並風)又は化学エピタキシャルリフトオフ により最収から除去される。Ge状収の場合において、AIAsの層は、 エッチストップとして使用されるか、AIAsは、Ge荻虹かAIGa Asアクティブ風を宙することなくH,O,において溶解されるために、 実際に必要ではない。第19A切は、OMCVDによって形成されたア グティブCaAs (又はAlCaAs) 層366を具備するエピタキシャ ル雇構造を示す。接点パッド119とパスパー(不図示)のパターンは、 取19日に示された如く、胸面において光学的リングラフィー技術、意 れ、及び/又は電気めっきにより形成される。次に、回路313は、熱 198図に示された如く、エピタキシャル用316に部分的にエッチン グすることにより開放される。この段階は、この点において絶対的に必 思というわけではないが、それはプロセスだおける後のエッチング段階 を単純化する。 プロセスの次の段階は、ガラス、セラミック、又は背 いステンレス例の如く、支持物380へのウェハーのポンディングから 成る。支持物が赤外膜を透過するならば、下流の前面対質面の整合が容 る。処理された前面側は、辺切な接着剤(不図示)(第19C図)を使 用して、支持物38.0に貼着される。支持物380が装着される後、ウェ ハー又は茶板312は、エッチング除去(又は劈刷)され、第19D図 に示された如く、所以316を支持物380に装役させておを、この場 合、構造は、処理される裏面目を露出させるために支持物上にひっくり 返される。

いったん裏面が耳出されるならば、残余の非本質的材料は、HFにお

処理は前面対背面競合を必要とする。それから、ピクセルは、メサエッチによって分離される。取はわずかに約5ミクロン域であるために、メサエッチは、直接であり、迅速である。エッチングは、湿式又は乾式処理で連成される。この点において、森山された半球体は、会合を防止するために誘照は下途間される。

第21回に示された如く、検出器450とLEDアレイ300は、ガラスを取620上に取り付けた下方時頃LEDアレイ300に透光性のりによって付着された頂部時限1R XーY検出器アレイ450から成る混成相立体に復う重ねられる。ガラスレンズ460は、検出番450の頂面と、冷却目ののために必要に応じて設けた熱伝達関ロ460に付着される。全体横蓋は、低めて強く(1ミル)、電子系470が周辺部に設けられる。乳板的に、モノリシック音段アレイが、ビデオ像に重ね合わせたデータの表示とともに、可視光像の向上のための通常のガラスに取り付けられる。

第21回のデバイスの応用としては、取用夜景視覚システム、レンジファインダー、高度軍用アピオニクス、パーソナル過信システム、及び 実時間像飼上が使用される医療システムがある。

取22図と知23図に関明的に示された如く、XーYアレイはまた、 多色ディスプレイを形成するために使用される。そのようなディスプレイを作成するために、LED1、LED2とLED3とラベル付けされた図々のXーYアレイが、2つ以上の異なるエピタキシャル環節から形成される。構造における主な発展は、種々の色を生成するために異なるパンドギャップを有しなければならないアクティブ解材料161、162と163にある。例えば、赤色163は、AIGaAsで生成され、 ける選択的エッチングによって質例から体表され、抗冷化G a A s 挟放 周Bを話出させる。真面接点 3 1・2 とパスパー 3・2 1 まけ、今、光学的 リソグラフィーでパターン化され、挟放領域 3 1 6 に元気めっき又は 毎野される。

那20回に示された如く、前倒無面処理された回路アレイ330は、 X及びYシリコンドライバー回路320と322をウァハー323において形成し、それぞれ、X及びYボンディングパッド324と326に 結合した正確な位位においてシリコンウァハー323に直接に取り付けられる。ウァハー323へのアレイ330のポンディングはまた、接点 パッド326を、ウァハー323におけるパッドにまで達し回路のポンディングパッドを形成するためにトリミングされる片持ちパーによって 図倉換えることにより達成される。

なお、裏面プロセスの類 1 段階において、非所質のエピタキシャル海が除去される。これらの層は、エピタクシーを開始するために存在し、又は最終デバイスにおいて必要とされない疑前層である。それらの除去を簡単にするために、AIAsエッチストップ層(不図示)が、これらの層とエピタキシャルデバイス構造の間のエピタクシーにおいて设けられる。それから、層は、公知のPAエッチにおける如く、AIAsにおいて停止するエッチングにおいて除去される。約8pHにおいて、これらのエッチングは、AsGaAsの1000倍高速に溶解する。エッチングがAIAsにおいて停止した後、AIAsは、HF又はHCIにおいて除去される。

上記のプロセスにおいて、基板の裏面は、各ピクセルの裏側に接触するように多重共存メタライゼーションを設けられる。なお、この形式の

緑色162は、In As Ca Pで生成される。頂部デバイスレED1は、 2nSe.2nSSeの如くD-Ⅵ材料又はSiCの如くⅣ放合金から 形成した育色LEDである。

アレイは、パンドギャップのより大きなLED1を収算者により接近させて積み重ねられなければならない。大パンドギャップを有する材料は、小パンドギャップからの放射線を透過する。こうして、このようにして、収容者は両色を見ることができる。

3つのLED1020のスタックの生成は、次の如くである。ます、
3つの個別LEDプレイLEDT、LED2とLED3か、耐速の如く
形成される。次に、それらは、ガラス600を挟持して用み取わられる。
透明のり又はエポキシ制版400は、相互の頂部においてスタックを
貼着するために使用される。各LEDにおける上方及び下方ポンディン

グパッドP1とP2は、他のLEDに関して損にずらされ、その結果、 個々のLEDピクセルが、アドレス指定される(第23Qの平面図を参 四)

他の材料において作製された無限回路はまた、上配の加くに写プロセスを使用して、3 D回路モジュールに積み折わられる。回路は、11 - M 又は1 - M化合物において、又はダイヤモンドの海線において作製される。加えて、3 D回路モジュールは、種々の材料の積み取ね及を具備する。例えば、G a A s 回路は、S i 回路に保接して積み重わられる。

斯24A図は、伝酵性材料によって相互連結した3D回路スタックを示す。回路開1410、1410、、1410が、4+リヤな収1401上に称み重ねられる。回路開1410、1410、1410では、上記の転取プロセスを使用して、別園に作材される。回路周1410

1410 、1410 は、介在された斑線エポキシ樹脂層1420. 挟舞される。各用が転写される時、相互連結師1414か、ブァイブを 形成するためにエポキシ供版図1420、1420、をパターン化及 びエッチングし、それから、ブァイアに苺段メタライゼーション扉を推 **捜することにより形成される。回路材成からの熱伝導用を促進するため** に、エポキシ財話は、ダイヤモンドの如く熱伝導性材料を含没又は追認 初される。

プァイアによる企図接点のほかに、回路の取み頂ね服は、無接点相互 連結を使用する。第24日図は、無接点相互連結を具備する積み重ね回 防魔の戦略図である。複数の薄膜回路層を有する薄膜回路モジュール内 で相互連結した2つの海県回路暦1410、1410°か示される。各 和互連結回路服1410、1410°は、相互に登録した無接点カプリ ング要素1415、1415.を具備する。複数の回路層が転写され、 介在されたエポキシ例指用1420、1420、、1420°によって 接着される。

介在する回路関1410′は、その層を通ってブァイアを形成するよ うにパターン化され、エッチングされなければならない。好ましくは、 介在する回路層1410.は、パターン化され、転移の前にエッチング される。ブァイア1435は、カブリング要常1415、1415′ に 夏録される。ブァイア1435は、エポキシ出版によって充填される。 介在する層はまた、相互連結回路層の連絡を生成するために、カブリン グ製煮(不図示)によってブァイア1435に結合される。

発明の好主しい実施態隊において、無接瓜カブリング要素141.5、

眉は、苺積ダイヤモンド、SiC、AIN、アルミニウム、Zェ、セラ ミックス又はBeOを具備する。熱伝導性材料の選定は、工学応用に依 . . . 存する。 . . .

第25A図は、熱伝導性層を有する類膜モジュールの類略図である。。 スタックモジュールは、SiCキャリヤ茲仮1510に転写される。モ ジュールは、熱伝導性材料1520a-mの介在欄と回路刷1530a、 mを具備する。苺原回路服1530a-mは、拡板プァイア1535に、 よって相互連結される。

and the second of the second s

第25周図は、第2.5 A図のスタック回路光ジュニルの区分の分級的・フェーニー である。熱伝導性層1520は、SiCを具備する。ストリップライン たわみコネクタ1535bと1525dは、熱伝導性服1520bと1 525bからヒートシンクへ熱エネルギーを消散するために機能する。 薄膜回路視成1530は、ダイヤモンド薄膜誘張体層1542、154 4によって熱伝導性間1520から開放される。好ましくは、誘電体質 1542、1544は、ダイヤモンド合設エポキシ樹脂である。誘用体 扇1542、1544の厚さは、好ましくは、約5ミクロンであるダイ ヤモンドグリット直径によって決定される。

第25C図は、第25B図の暦頃モジュール暦の分解図である。特に、 回路層連結系が詳述される。発明の好ましい実施感味において、光学的 連結系が使用される。回路層1530において、G a A s エミッタ15 52と娩山器1554が作製される。エミッタは、それぞれの光学的ド ライパー1551、1553によって収励される。

ここで記載される彼み重ね路段単導体層は、 0、 1ミクロン〜10ミ クロン、好ましくは、0、25ミクロンに1、0ミクロンの範囲内の厚

1415.は、転写されたしED及び検出器の対である。この実施意味 こで、光信号は復号される。受信器は、転写パターン化高分解態光紀末・ 力系である。エポキシ出版1420、1420°、1420°は、LE Dにより伝達される光の改長を少なくとも部分的に透過しなければなら ない。単一回路解1410は、相互連結器における連絡内の別の特定層 に、多様な検出器に登合するように返ばれたいろいろな彼及のLEDの 利用を伝える。

第24C図に示された発明の代替的な評ましい実施感媒において、回 助編1410、1410°は、無接点カブリング要素1415、141 5'によって容量結合される。この実施想様において、カブリング要素 1415、1415 は、金瓜板であり、そしてエポキシ樹脂層142 0、1425は、2つの仮を分離する誘電体として機能するためにダイ ヤモンドを含及される。同様に、回路層1410、1410′は、誘導 結合であり、この場合、カブリング要素1415、1415′ は誘導性 ループである。これらの実施症様は、モノリシックマイクロ放果領回路 (MMIC) において特に育益である。カプリング要素から模技する回 路構成金属遮蔽層1430、1435に影響する深遠電阻界の制限は、 ブァイア1435が貧適する構造において形成される。

D. 熱管理

本発明によるスタック3D回路モジュールを作数する利点は、熱伝導 性層が、外部ヒートシンクへの熱伝達を高めるためにスタック回路層の 間に挿入されることである。これらの層はまた、回路間絶縁体の誘竜体 強度を増大させる。熱伝導性層は、薄膜層として作製される。熱伝導性

さを有する。


• 罗伍物

発明が好ましい実施態様を参照して詳細に示され記載されたが、技術 における当業者には、形式と詳細における多様な変形が、糸付のケレイ ムによって規定された如く発明の精神と範囲に反することなく行われる ことが理解される。

and the contract of the contra


FIG. 4C


FIG. 4D





184


20A































FIG. 13B





















シリンン 油程回路 15300



補正書の写し (翻訳文) 提出書 (特許法第184条の8)

平成6年8月10日間

PCT/US93/01322

(6078) 井理士 小田島平吉 3585-2256

5. 補正書の提出年月日

1994年2月25日

6. 添付費類の目録

(1) 補正者の写し(翻訳文)

6. 8. 11 [] " 出 红 五 五

お次の範囲

1. 3次元回路モジュールを作製する方法において、 取1基版(1206)上に第1回路周(1202)を形成する段階と、 第2法収上に第2回88編(1214)を形成する段階と、

取1回路暦(1202)へ取2回路暦(1214)を転写する段階であ り、第1及び第2回路層は中間接線層(1222)によって分組されて いる段階と、

中間層(1222)を通して第1次が第2回路層を相互連結(1226) する段階とを含むことを特徴とする方法。

2. 転写の段階が、

第2回路所(1214)を接着層により第1回路層(1202)に貼着 することを含む請求の範囲1に記載の方法。

3. 転写の段階が、

. . . 第1接着層(1220)を第2回路層(1214)の上に形成すること *

第2回路暦(1214)を上暦(1218)に転写することと、 第2接着冊 (1222) を第2回路層 (1214) の下に形成すること

第2回路扇 (1214) と第2接着扇 (1222) を第1回路刷 (12 02) に転写することと、

中間層を形成するために第2接着層(1222)を凝固させることとを 含む請求の範囲1に記載の方法。

4、相互連携の段階が、

第1及び第2回路層の間にブァイア(1226)を形成することと、

-n.

- 14、接着剤(1420)が熱導体を具備する請求の範囲に記載の回
- 15、熱導体がエポキシ樹脂である頭求の範囲14に記載の回路モジュ
- 16、熱寒体に結合されたビートシングをさらに具備する頑沢の範囲 14に記載の回路モジュール。
- 17、接負刑(1420)が興塩体、(1430)を負債する額次の証 朗10に配数の回路モジュール。
- 18. 制圧連結部(1415)が呼電体を具備する額次の範囲10に and the second second 記載の回路モジュール。
- 19、相互連結郎(1415)が、光学的カプリングを具備する雑求 の前別10に記載の回路モジュール。
- 20、和互連結即(1415)が超磁気カプリングを具施する額求の 粒間10に記載の回路モジュール。

第1及び第2回路周をブァイアを超して結合することとを含む頃求の箱 囲1に記載の方法。

- 5. 結合の段階が、導版性材料(1228)でブァイブ(1226) を充壌することを含む請求の範囲4に配収の方法。
- 6、結合の段階が、ブァイア(1226)を通して光学的リンクを形 成することを含む功攻の範囲4に記載の方法。
- 7. 結合の段階が、ブァイア(1226)を通して電磁界リンクを形 成することを含む請求の範囲4に記載の方法。
- 8、中間暦(1222)が、熱導体を真備し、方法が、さらに、中間 届をヒートシング(1525)に相互連結する段階を含む放次の範囲1
- 9、中間層(1222)が、専電体を具備し、方法が、さらに、中間 層を思気接地に相互連結する段階を含む領求の範囲1に記載の方法。
- 10. 複数の積み重ね高級半導体回路層(1410)と、

腺接回路層の各対に対して、解接回路層(1410)の間に位置付けた 接着剤 (1420) の中間層と、

中間層 (1420) を通じた第1回路扇 (14,10) と第2回路層 (1 4 2 0 つ) の間の相互連結邸 (.1 4 1 5) とを具備することを特徴とす る3次元回路モジュール。

- 11、半導体がシリコンである請求の範囲10に配紙の回路モジュー
- 12. 半導体がローV族化合物である抗攻の範囲10に記載の回路モ
- 13. 半部体がダイヤモンドである額水の範囲10に記載の回路モジュ

PCT/US 93/01322 IPC5, H 01 L 21/90 ----1.10 SIEMEMS COMPONENTS: vol. 27, no. 7, Herch/April 1989, Berlin u. Mönchen E. MOFMEISTER. "Mikroelektro-nik 200-56, Cotelity, esp. fig. 1. 1,10 EP. A1, 0 316 799'
(NISSAN) 25 Horch 1909
(25.05.89).
110. 4-8: column 9. line 16 column 12. line 16. 1.10 CH. A. 468 080 ----151L1015 e.h. 25 Mey 1993 CUROPIAN PATENT OFFICE

PCT/US 93/013

	. DOCUMENTS CO-CHOCKED TO M. MARTHAN SCOWINGER FROM THE MICHIGAN THEIR				
<u></u>	Charles of Bernard & and Autorities, make a companies, of the relations of the second	Carrier to Chair Pa			
	(IBM) 14 March 1969 (14.03.69). cloims: fig.				
		·			
	·				
[.]					

フロントページの統き

(81) 指定国 EP(AT. BE, CH. DE, DK, ES, FR, GB, GR, IE, IT, LU, M C, NL, PT, SE), CA, JP (72) 発明者 ブ, デユイーフアチ アメリカ合衆国マサチユセツツ州02780トーントン・ベイストリート1559

BNAHNA	A	NNEX	ANNEXE
no interestipation inchespus- herical ther ale interestipate foliation from the pro-		client South International Fators	as report to tellurge (also religial telefit i is tenum to provide interpolitical st
	" - Fct/Us+3	/01322 BAE 70781	· · · · · · · · · · · · · · · · · · ·
in direm frieng sind die High for Peterifonal on for in comm annelm laterialization heteror, angel frien faterialization om here ingeliene given ner zur für racitiong und orfolgen give final	Americal cities in the	ch reight. The Billies is the for these perforders	Ly primete arous sealon for severy to 1 stantill an event stifffs are managed to breat satisfi- ary to expect to schemble sages and to expect to schemble sages and to extend to the same only durate and tomas i falls suppo- tiff it a response pas to sementalifit to 100 feet.
Is forther the design of the september o	Estin der Verättentlichung Profession date that de publishion	Entailed or Jean Palenti mails Palenti mails Palent (analy memorial Penhanalas da La familia da broveta	Better der Der Eff millichung Publishi om delt Bette de politishi om
EP A1 316799	24-03-89	JP A2 112944 US A 312283 JP AZ 11285	SA 16-04-92 ·
CH A 468000		keine - none	~

(72)発明者 ディングル、ブレンダ
アメリカ合衆国マサチュセツツ州02048マ
ンスフイールド・ローンデイルロード142
 (72)発明者 チエオング、ヌグウエ
アメリカ合衆国マサチュセツツ州02116ポ

ストン・トレモントストリート348

【公報種別】特許法第17条第1項及び特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第2区分

【発行日】平成12年7月11日(2000.7.11)

【公表番号】特表平7-504782

【公表日】平成7年5月25日(1995.5.25)

【年通号数】

【出願番号】特願平5-514320

【国際特許分類第7版】

H01L 27/00 301

G02F 1/136 500

H01L 27/12

29/786

[FI]

H01L 27/00 301 B

G02F 1/136 500

H01L 27/12

29/78 '311 A

手続袖正書

平成12年2月14日

特许庁長官 近藤 陸彦 殿

1. 事件の表示

平成5年特許服第514320号

2. 値正をする者

事件との関係 特許出励人

名 弥 コピン・コーポルーション

3. 代 瓊 人

供 萨 〒107 0052 東京福港区游牧177日9番15号

日本日転单会群

氏 名 (6078) 井理士 小田島 平 吉

報 は 3585-2256

- 4. 標正命令の月付 なし
- 5. 掲正の対象

請求の範囲の構

- 6. 間正の内容
 - (1) 駒水の純田の裸を利私のとなりに打正する。

別纸

類求の配置

「1. 3次元回路モジュールを作品する方法において、

第1番板(1206)上に第1回路層(1202)を形成する丹格と、 第2番数上に第2回路層(1214)を形成する段階と、

第1回結為(1202)へ第2回路層(1214)を転写する段階であり、第1及び第2回結層は中間接対膺(1222)によって分離されている段階と、

中間毎(1222)をあして第1及び第2回路震を相互連結(1226) する段階とを含むことを特徴とする方法。

2. 複数の積み並わ護膜半導体回路層(1410)と、

隣接回発展の各対に対して、関接回路層(1410)の間に位置付りた 接着網(1420)の中間層と、

中間語(1420)を通じた第1回路暦(1410)を第2回路暦(1420)の間の相互連絡即(1415)とを具備することを特徴とする5次元月路モジュール。」

以上

IJĿ

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.